Tenstorrent Wormhole Series

Part 1: Physicalities
Part 2: Which disabled rows?
Part 3: NoC propagation delay
Part 4: A touch of Ethernet
Part 5: Taking apart T tiles
Part 6: Vector instruction set
Part 7: Bits of the MatMul

https://tenstorrent.com/vision/community-highlight-tenstorrent-wormhole-series-part-1-physicalities

Крутой Community Highlight про чипы серии Tenstorrent Wormhole.

Так же в блоге corsix, где изначально и опубликованы посты про Wormhole, можно найти занимательные заметки по тематике computer science: программные tips and tricks при конвертации флотов или заметки про x86 macro-op fusion.
🖥

EPIC/VLIW ✝✝✝

Валерий Шунков, разработчик аналоговых и силовых интегральных микросхем известный на хабре под ником amartology начал вести ~~ламповый~~ транзисторный телеграмм канал: t.me/parasiticresistance

strongly recommend ☕️

RISC-V Announces Ratification of the RVA23 Profile Standard

Давайте сначала разберёмся, что же такое профили и зачем они нужны.

RISC-V — это модульная архитектура, и разработчик процессоров может выбирать набор расширений, которые он хочет реализовать помимо базового набора, который является обязательным. Это делает проектирование проще и гибче, но значительно усложняет работу программистов.

Чтобы найти баланс между гибкостью и предсказуемостью поведения программного обеспечения, были разработаны профили, которые включают основной набор инструкций (базовое расширение) плюс определённые расширения.

Недавно был ратифицирован профиль RVA23 (Application profile). Основные отличия от прошлогоднего профиля: обязательная поддержка векторного расширения и расширения гипервизора.

Подробнее про то как устроены RISC-V профили можно почитать в блоге у Николаса Бруни🖥

Family of Integrated Matrix
Extensions, Version 0.1

Продолжаем тему конференций в мире цифрового дизайна и верификации.

Verification Futures Conference 2024, Austin (USA)

По ссылке можно найти список докладов с конференции. Если попытаться скачать отдельный доклад, появится окно с запросом на загрузку.
Однако, если скачать файл "VF2024 Austin Event Programme", то можно получить в одном документе сборник всех докладов с полями для заметок, прямо как в типичных раздаточных материалах.

Из забавного: Cadence в своем докладе рассказывает про AI-driven Verification и AI flow для генерации SystemVerilog Assertions на базе спецификации дизайна и Copilot.

Продолжаем следить за AI трендами в дизайне и верификации аппаратного обеспечения 🤓